M314- US

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-202652

(43)公開日 平成7年(1995)8月4日

(51)Int.Cl.6

識別記号

庁内整理番号

Γl

技術表示箇所

H03K 5/13

審査請求 未請求 請求項の数8 FD (全 5 頁)


特願平6-334976	(71)出願人	590000400
		ヒューレット・パッカード・カンパニー
平成6年(1994)12月20日		アメリカ合衆国カリフォルニア州パロアル
		ト ハノーバー・ストリート 3000
171, 314	(72)発明者	ロバート・ルスト
1993年12月20日		アメリカ合衆国アイダホ州ポイジー、アラ
米国 (US)		マール 5061
	(72)発明者	フィリップ・アール・ルーク
		アメリカ合衆国アイダホ州ポイジー、クレ
		スウェルウェイ 4172
·	(72)発明者	デレク・エル・ニー
		アメリカ合衆国カリフォルニア州サニーベ
		ール、ホガーステラス 442
	(74)代理人	弁理士 上野 英夫
	平成6年(1994)12月20日 171,314 1993年12月20日	平成6年(1994)12月20日 171,314 1993年12月20日 米国(US) (72)発明者 (72)発明者 (72)発明者

(54) 【発明の名称】 位相変調クロックパルス発生器

(57)【要約】

【目的】位相変調によりクロックパルスによるRF放射 を低減する。

【構成】クロックパルスをタップつき遅延回路に入力 し、該タップのひとつを定遅延のマルチプレクサで選択 することにより位相変調されたクロックパルスを売る。 周波数拡散効果によりRF放射レベルが低下する。



【特許請求の範囲】

【請求項1】基準位相を示すクロックパルスを発生する クロックパルス源(18)と、

1

前記クロックパルス源(18)に接続され、それぞれが 前記基準位相から互いに異なる位相遅延だけ遅延したク ロックパルスを発生するn個のタップ(20、22、2 4、40)を含む遅延手段(10)と、

前記n個のタップ(20、22、24、40)のそれぞ れに接続され、クロックパルスを示す出力(28)を発 生するマルチプレクサ手段(34)と、

前記マルチプレクサ手段(34)を制御して前記n個の タップ (20、22、24、40) の相異なるひとつを 連続して前記出力 (28) に接続し、それによって前記 出力(28)が前記基準位相からそれぞれ異なる位相ず れを有する一連のクロックパルスを示すようにする選択 器手段(26)とを含む位相変調クロックパルス発生

【請求項2】前記選択器手段(26)が前記マルチプレ クサ手段 (34) を制御して、前記各クロックパルス毎 に、異なるタップを前記出力 (28) に接続することを 20 特徴とする請求項1に記載の位相変調クロックパルス発 牛哭。

【請求項3】前記選択器手段(26)が前記マルチプレ クサ手段(34)に接続された複数の出力(30)を有 し、前記クロックパルス源 (32) と結合し、各前記ク ロックパルスの発生毎に前記マルチプレクサ手段(3 4) が前記n個のタップ (20、22、24、40) の 異なるひとつと前記出力(28)を相互に接続するため 前記出力 (30) 上に異なる制御出力状態を与える回路 手段を含む請求項1に記載の位相変調クロックパルス発 30 生器。

【請求項4】前記制御出力状態が前記回路手段の前記複 数の出力 (30) を規則的かつ順次に変化することを特 徴とする、請求項3に記載の位相変調クロックパルス発 生器。

【請求項5】前記制御出力状態が前記回路手段の前記復 数の出力(30)を無作為な順序で変化することを特徴 とする、請求項3に記載の位相変調クロックパルス発生

[請求項6] 前記遅延手段(10)が一連の接続された 40 論理ゲート (12、14、16) を含み、前記n個の夕 ップ (20、22、24、40) が前記論理ゲート (1 2、14、16)間の結合点にあることを特徴とする請 求項1に記載の位相変調クロックパルス発生器。

【請求項7】前記論理ゲート(12、14、16)が複 数の直列接統のANDゲートを含む請求項6に記載の位 相変調クロックパルス発生器。

【請求項8】前記マルチプレクサ手段(34)が、 それぞれが、前記遅延手段(10)における前記 n 個の タップ (20、22、24、40) のひとつに接続され 50 目的は、クロック周波数の位相を変化させることのでき

た一方の入力と、前記選択器手段(34)からの前記出 カ(30)のひとつに接続された他方の入力とを有す る、複数のANDゲート(36)と、

2

前記ANDゲート(36)のすべての出力を前記出力 (28) に接続する論理手段(38) とを含む請求項3 に記載の位相変調クロックパルス発生器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デジタルクロック周波 数発生回路に関し、より詳細には、無線周波干渉を低減 した位相変調クロックパルス発生器に関する。

[0002]

【従来の技術】無線周波干渉(RFI)は、デジタル回 路において知られている問題であり、その低減への努力 が絶えずなされている。RFIは、基本クロック周波数 の高調波によって発生することが知られている。このよ うな場合、クロック周波数のエネルギーはそれぞれの調 波の周りの特定の狭周波数帯に分配され分離される。R FIはクロック周波数の調波におけるエネルギーを調波 に隣接する側波帯周辺により均等に分配することによっ て低減できることが知られている。このような分配は、 引き続くクロックパルスの位相を変化させて、クロック パルスを連続して変調し、結果として調波のエネルギー を隣接する側波帯に確実に分配することによって達成す ることができる。

【0003】主クロック信号を発生するために、電圧制 御発振器が利用されてきた。先行技術においては、電圧 制御発振器を変調してシステムクロック周波数を変化さ せ、それによってクロック信号のRFIを低減しようと した。この変調を行うと、クロック信号のエネルギーが 変調周波数で決まる側波帯を有するスペクトルへ拡散さ れる。しかし、電圧制御発振器は特定の基準にロックさ れていないので、その出力中心周波数は、温度その他の 環境の影響を受ける結果として、漂動する傾向がある。 このような周波数の変動を防ぐために、電圧制御発振器 は水晶制御周波数源にロックされるようになっている。 しかし、このことによって、RFI低減技術を用いるこ とができなくなっている。

【0004】電圧制御発振器の出力の位相の変調を行う ために、位相ロックループが用いられてきた。このよう な位相ロックループは、一般的に、半導体チップに集積 されていない回路要素との接統を行うため該チップ上に 外部ピンを必要とする。デジタル論理のタイプによって は、位相ロックループ回路を用いることができないこと もある(たとえば、ゲートアレイにおいて構成された回 路)。さらに、このような回路構成においては、余分な ピンを用いることができないことが多い。

【発明が解決しようとする課題】したがって、本発明の

る改良したデジタル論理変調器を提供することである。 【0006】本発明の他の目的は、完全にデジタル論理 で実施した、クロック周波数源に対する変調器を提供す ることである。

[0007]

【課題を解決するための手段】位相変調クロックパルス 発生器の変調器は、クロックパルス源から基準位相を示 すクロックパルスを受信する。クロックパルス源には遅 延回路が接続されていて、この遅延回路はn個のタップ 接続を含む。それぞれのタップ接続は、基準位相からそ 10 れぞれ異なる位相遅延だけ遅延したクロックパルスを供 給する。n個のタップ接続のそれぞれにはマルチプレク サが接続されていて、このマルチプレクサが、クロック パルスを示す出力を発生する。選択器回路がマルチプレ クサを制御してn個のタップ接続の相異なる接続の系列 を順次マルチプレクサの出力に接続し、それによってそ の出力が基準位相からそれぞれ異なる位相ずれを有する 一連のクロックパルスを示す。

[8000]

【発明の実施例】図1にクロック周波数変調器の回路図 を示す。クロック周波数変調器の回路は3つの主要な構 成要素を含む。第1の構成要素は、論理ゲート12、1 4、16等の遅延回路10である。遅延回路10は、A NDゲート等の適当なデジタル論理回路によって実施さ れ、該ゲートは縦続接続されて遅延回路10に加算遅延 を生ぜしめる。引き続くゲート(たとえば12と14) 間の接続は、それぞれ遅延回路10の「タップ」であ る。

【0009】知られているように、それぞれのゲート回 路12、14、等はそれ自身遅延を有していて、入力1 8に与えられたクロックパルスはライン20を通って遅 延なしに伝わり、ライン22を通して1ゲート遅延して 伝わり、ライン24を通して2ゲート遅延して伝わ り、...というふうになる。ANDゲートを遅延要素 として用いるために、それぞれのANDゲートへの複数 の入力を結び合わされてANDゲートへの単一の入力と し動作させる。

【0010】回路の第2の構成要素は、遅延回路10に おけるタップの1つを選択して変調器の出力28に接続 する機能を果たす選択器モジュール26である。選択器 モジュール26は、所定のまたは無作為のどちらかのパ ターンにしたがってその出力30の1つを選択的に付勢 する。 (入力ライン32経由で与えられる) クロック入 力が生起するたびに、選択器モジュール26によって出 カライン30の1つがアクチブなる。選択器モジュール 26は、たとえば、アップ・ダウン・カウンタとして構 成されていても、制御プロセッサ(図示せず)からの3 つの入力2進数値をライン30上の8つの出力のうちの 1 つに変換する論理ツリーとして構成されていても、乱 数計算にしたがってライン30の8つの出力のうちの1 50 は(基本周波数において)約36度の合計位相遅延を示

つを発生する乱数発生器を含む回路として構成されてい てもよい。選択器モジュール26がアップ・ダウン・カ ウンタであるとすると、ライン30上の出力のパターン は図2に示すようになる。ライン30のそれぞれの1ラ インは、連続して、最初は第1の方向に、次に第2の、 反対の方向に、アクチブになる。

【0011】本発明の第3の構成要素は、複数のAND ゲート36と、それらに接続されたORゲート38とを 含むマルチプレクサ回路34である。マルチプレクサ回 路34は、選択器モジュール26から(ライン30経由 で)入力を受け取り、それにしたがって遅延回路10に おける特定のタップを出力ライン28に接続する。マル チプレクサ回路34は、平衡マルチプレクサとして構成 されており、遅延回路10のタップからクロック信号出 カ28への遅延経路はすべて同等になる。このことによ って、出カライン28上の引き続くクロックパルス間の 位相における唯一の相違は特に選択されたタップまでの 遅延によって決定するということが確実になる。

【0012】動作中に、それぞれのクロック入力がライ ン32から与えられると、選択器モジュール26はその 出カライン30のうちの1つをアクチブにする。どの出 カライン30がアクチブにされるかによって、ANDゲ ート36の1つがの部分的に選択される。この部分的に 選択されたANDゲート36のひとつは、入力端子18 に与えられた同じクロックパルスがANDゲートに接続 されたタップに到達すると完全に選択される。この時点 で、クロックパルスはn個のANDゲート分だけ遅延し ており、完全に選択されたANDゲート36が、OR回 路38を通して出力ライン28に伝わるパルス出力を発 生する。このクロックパルスの持統期間に、他のAND ゲートで完全に選択されるものはない。次のクロックパ ルスが発生すると、選択器モジュール26はライン30 のうちの別の1つをアクチブにし、同じ過程が繰り返さ

【0013】選択器モジュール26がそれぞれのクロッ クサイクルにおいて確実に異なる出力ライン30をアク チブにすることによって、出カライン28において現れ るクロックパルスが元々与えられたクロック信号の基準 位相に関してそれぞれ異なる位相関係を有することが確 実になる。このような位相変化によって、結果としてク ロック周波数の高調波におけるエネルギーが広がること になる。

【0014】例として、遅延回路10におけるそれぞれ のANDゲートが300ピコ秒の遅延を示すとする。遅 延回路10が7個のANDゲートを有しているため、入 カライン20から出力タップ40までを通る遅延の合計 は2. 1ナノ秒である。50MH2の信号は20ナノ秒 の信号周期を有しているので、2. 1ナノ秒は信号周期 の約10パーセントであり、したがって、遅延回路10

5

すことになる。50MHzにおいては、これは正負18度の位相変化に一致する。これと対照に、10番目の調波 (500MHz) においては、位相変化は10×18度つまり180度となる。このことによって、図1の回路で、RFIにおいて最もきいてくる高調波において、本質的なエネルギーの広がりが達成されることが立証される。

【0015】なお、前述の説明は本発明を例示したものに過ぎない。当業者であれば、本発明から逸脱することなしに、種々の変更を工夫することができる。下記に本 10 発明の実施例の幾つかを列挙して参考に資す。

【0016】(実施態様1)基準位相を示すクロックパルスを発生するクロックパルス源(18)と、前記クロックパルス源(18)と、前記クロックパルス源(18)と、前記クロックパルス源(18)と、前記を基準位相から互いに異なる位相遅延だけ遅延したクロックパルスを発生する n 個のタップ(20、22、24、40)を含む遅延手段(10)と、前記 n 個のタップ(20、22、24、40)のそれぞれに接続され、クロックパルスを示す出力(28)を発生するマルチプレクサ手段(34)と、前記マルチプレクサ手段(34)を制御して前記 n 個のタップ(20、22、24、40)の相異なるひとつを連続して前記出力(28)に接続し、それによって前記出力(28)が前記基準位相からそれぞれ異なる位相ずれを有する一連のクロックパルスを示すようにする選択器手段(26)とを含む位相変調クロックパルス発生器。

【0017】(実施態様2)前記選択器手段(26)が 前記マルチプレクサ手段(34)を制御して、前記各ク ロックパルス毎に、異なるタップを前記出力(28)に 接続することを特徴とする実施態様1に記載の位相変調 30 クロックパルス発生器。

(実施態様3)前記選択器手段(26)が前記マルチプレクサ手段(34)に接続された複数の出力(30)を有し、前記クロックバルス源(32)と結合し、各前記クロックバルスの発生毎に前記マルチプレクサ手段(34)が前記 n個のタップ(20、22、24、40)の異なるひとつと前記出力(28)を相互に接続するため前記出力(30)上に異なる制御出力状態を与える回路手段を含む実施態様1に記載の位相変調クロックバルス・発生器。

【0018】 (実施態様4) 前記制御出力状態が前記回路手段の前記複数の出力(30) を規則的かつ順次に変化することを特徴とする、実施態様3に記載の位相変調クロックパルス発生器。

(実施態様 5) 前記制御出力状態が前記回路手段の前記 複数の出力 (30) を無作為な順序で変化することを特 徴とする、実施態様 3 に記載の位相変調クロックパルス 発生器。

[0019] (実施態様 6) 前記遅延手段(10) が一連の接続された論理ゲート(12、14、16) を含み、前記 n 個のタップ(20、22、24、40) が前記論理ゲート(12、14、16) 間の結合点にあることを特徴とする実施態様 1 に記載の位相変調クロックバルス発生界

(実施拡様 7) 前記論理ゲート (12、14、16) が 複数の直列接続のANDゲートを含む実施拡様 6 に記載 の位相変調クロックパルス発生器。

【0020】 (実施態様 8) 前記マルチプレクサ手段 (34) が、それぞれが、前記遅延手段 (10) における前記 n 個のタップ (20、22、24、40) のひとつに接続された一方の入力と、前記選択器手段 (34) からの前記出力 (30) のひとつに接続された他方の入力とを有する、複数のANDゲート (36) と、前記ANDゲート (36) のすべての出力を前記出力 (28) に接続する論理手段 (38) とを含む実施態様 3 に記載の位相変調クロックパルス発生器。

20 [0021]

【発明の効果】以上詳述したように本発明の実施により、正確なクロックを正確に遅延して位相変調するので、クロックパルスの漂動のないエネルギーの周波数拡散が可能となり、効果的に RFIを低減できる。

【図面の簡単な説明】

【図1】本発明にしたがって構成されたクロック位相変 調器の図である。

【図2】回路の位相出力を制御する、図1の回路における選択器への論理出力を示す図である。

30 【符号の説明】

10 ・・・ 遅延回路

12 · · · ANDゲート

14 ・・・ ANDゲート

16 ・・・ ANDゲート

20 ・・・ ライン

22 ・・・ ライン

24 ・・・ ライン

26 ・・・ 選択器モジュール

28 ・・・ ライン

40 30 ・・・ ライン

32 ・・・ ライン

34 ・・・ マルチプレクサ


36 ・・・ ANDゲート

38 ・・・ ORゲート

40 ・・・ 出力タップ

-392-

[図1]



[図2]

,